THIN-FILM TRANSISTOR

Patent Number:

JP59141271

Publication date:

1984-08-13

Inventor(s):

TAKEDA MAKOTO; others: 01

Applicant(s)::

SHARP KK

Requested Patent:

JP59141271

Application Number: JP19830015748 19830131

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

AU3186284, AU3351984, AU549564, AU568148, JP1874378C, JP5082069B

Abstract

PURPOSE:To obtain an insulated gate type thin-film transistor consisting of crystallite silicon of high reliability and excellent characteristics by forming a gate insulating film by the compound insulating film of an anode oxide film and a protective film. CONSTITUTION:A gate electrod 20 consisting of Ta and a first insulating film 30 consisting of a thin Ta2O5 film anodicoxidized are formed on a glass substrate 10, and an Si3N4 film is laminated as a second insulating film 31. A crystallite silicon layer through the decomposition of SiH4 gas diluted with a large amount of hydrogen by glow discharge is laminated as a semiconductor layer 40, Ti is evaporated as a source electrode 50 and a drain electrode 60, and Si3N4 is laminated as a protective film 70. The Ta2O5 film of excellent insulating property can be maintained after forming the semiconductor layer 40 because the Si3N4 film is protected when forming the crystallite silicon layer by glow discharge.

Data supplied from the esp@cenet database - 12

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—141271

⑤Int. Cl.³H 01 L 29/78// H 01 L 27/12

識別記号

庁内整理番号 7377—5 F 43公開 昭和59年(1984)8月13日

発明の数 1 審査請求 未請求

(全 4 頁)

69薄膜トランジスタ

20特

願 昭58-15748

22出

頁 昭58(1983)1月31日

⑩発 明 者 竹田信

大阪市阿倍野区長池町22番22号 シヤープ株式会社内 仰発 明 者 菱田忠則

大阪市阿倍野区長池町22番22号

シヤープ株式会社内

⑪出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

個代 理 人 弁理士 福士愛彦

外2名

明細書

- 発明の名称
 譲膜トランジスタ
- 2. 特許請求の範囲
 - 1. 陽極酸化膜と該陽極酸化膜に積層された保護 絶縁層とを有するゲート絶縁膜と、前記保護絶 縁膜上に形成された微結晶又はその一部が微結 晶化した非晶質の半導体層と、を具備して成る 薄膜トランジスタ。
 - 2. 前記半導体層がグロー放電により形成された 粒径50 A°以上の微結晶を有するシリコン層 で構成された特許請求の範囲第1項記載の薄膜 トランジスタ。
 - 3. 陽極酸化膜が Ta₂O₅ から成る特許請求の 範 囲第 1 項記載の薄膜トランジスタ。
 - 4. 保護絶縁膜がSi₃N₄. SiO₂ 又は金属酸化物の薄膜より成る特許請求の範囲第1項記載の 譲膜トランジスタ。
- 3. 発明の詳細な説明

<技術分野>

本発明は絶縁ゲート形薄膜トランジスタ(以下 TFTと称す)に関するものであり、特に半導体 層に少なくとも一部が微結晶化したシリコン(以 下単に微結晶シリコンと称す)を用いた場合に於 いて、特性が良好で高い信頼性を得ることができ るTFT構造に関するものである。

< 従来技術>

従来の一般的なTFTの構造及びその形成法について第1図とともに説明する。絶縁基板1上にゲート電極2、ゲート絶縁膜3、半導体層4を順次堆積し、半導体層4にソース電極5及びドレイン電極6を形成することによりTFTが作製される。絶縁基板1としては一般的にガラス板・セラミック板、石英板等が用いられる。また、ゲート電極2はCr、AL、Ni、Au等の金属材料、ゲート絶縁膜3はSiO、SiO2、AL2O1、Ta2O6、Y2O1、Si3N4、M9F2等の酸化物、窒化物又は弗化物、半導体層4はCdS、CdSe、Te、PbS、アモルファスシリコン又は微結晶シリコン等形成される。ソース電極5及びドレイン電極6

(2)

としては A ℓ ,A u ,N i ,C r ,I n 等の半導体 腏 4 とオーミックコンタクトが可能な金属が用い られる。

上記構造を有するTFTを例えば液晶表示装置 のマルチブレックス駆動に使用する場合、TFT のオフ抵抗(Ropp)が充分に高く遮断性が良好 であること、オン抵抗(R_{ON})が充分に低く オン/オフ比(ROPP/RON)が高いこと及びス イッチング速度が大きいことを必要とし、更に長 時間の動作に対して安定であることが要求される。 このような特性を満足するTFTを実現するため にはTFTのゲート絶縁膜3が、(1)絶縁性が良好 (ピンホールが無い)でかつ信頼性及び耐圧が高 いてと、(2)可能イオン密度が低いてと、(3)半導体 との界面準位密度が小さいこと、(4)半導体に対す る電界効果が大きいこと、等の条件を満たしてい ることが必要であるが、上記(11)と(4)は相反する要 求でありてれを同時に満足させることは困難であ る。例えば、スパッタリング法。CVD法等で 鍼灸2.Si3N。等の薄膜を形成する場合、

たSiH.がスを分解して形成したシリコン膜は 微結晶を含み、移動度が大であり、上記アモルフ ァスシリコンのTFTとしての利点を損なうこと なく応答速度が改善される。従って、陽極酸化膜 をゲート絶縁膜3として組み合せることにより、 極めて特性の良いTFTが作製されると考えられる。

(3)

しかしながら、陽極酸化膜にグロー放電による 微結晶シリコン層を堆積すると陽極酸化膜が損傷 を受けて劣化し、絶縁性が著しく低下するため TFTのゲート絶縁膜3としての機能を果すこと ができなくなる。陽極酸化膜をゲート絶縁膜3と して用いる場合には必然的に半導体層4の形成工 程はゲート絶縁膜3の形成工程の後でなければな らず、このため上記絶縁性の低下を回避すること が良好なTFTを作製する上で非常に重要な要件 となる。

<発明の目的>

本発明は上記問題点に鑑み、技術的手段を駆使 ですることにより、陽極酸化膜の絶縁低下を招くこ 2000~3000 A°以下の厚さではピンホールの無い薄膜を形成することは極めて困難となる。しかしながら、陽極酸化法によれば、数百 A°の厚さでピンホールの無い絶縁膜を得ることができ、耐圧も高い。半導体表面に対する電界効果はゲートに印加する電圧を一定とすれば絶縁膜の誘電率に比例し厚さに反比例するので陽極酸化膜を用いることにより絶縁性を良好に保持しながら厚さを薄くすることができ、極めて大きな電界効果が期待される。

一方、半導体層 4 としては、アモルファスシリコンを単体として使用すると、従来用いられてきた C d S e 等の化合物半導体に於いて問題となる化学量論的組成からのずれに起因する特性のばらつきが少なく、またエネルギーギャップも大きではないこと等のTFT用半球体層として優れた利点が得られる。しかしながらアモルファスシリコンに於いては、そのキャリア移動度が極めて小さく応答速度の点で問題があった。

となく 後結晶シリコン層を半導体層として形成した新規有用なTFTを提供することを目的とするものである。

<実施例>

第2図は本発明の一実施例を示すTFTの構成 断面図である。

ガラス基板10上にTa膜を堆積した後、これを酒石酸アンモニウム水溶液に浸漬し、化成処理する。65Vの定電圧化成で1000 A°のTa₂Os膜が作製され、この結果Taから成るゲート電極20とTa表面の薄い酸化膜から成る第1の絶縁膜30が形成される。第1の絶縁膜30上にはCVD法又はスパッタリング法等で厚さ1000 A°のSi、N・膜が第2の絶縁膜31として積層される。第2の絶縁膜31はSi、N・以外にSi0・SiO2、Y₂O3、A 4 2 O3、Ma F 2 等が実施に供され、陽極酸化されたTa₂O5 膜即ち第1の絶縁膜30と第2の絶縁膜31でゲート絶縁層が構成される。次に半導体層40としてグロー放電により多量の

水梨で希釈したSiH。ガス、例えば

SiH₄/(SiH₄+H₂)=0.03を分解し、微 結晶シリコン層を3000 A°積層し、次にソース 震極 5 0 及びドレイン電極 6 0 として 3 0 0 0 A° のTiを蒸着すると本実施例のTFTが作製され る。半導体層40は微結晶シリコンの集合体ある いは一部が微結晶化したアモルファス(非晶質) シリコン層で構成される。また微結晶シリコンの 粒径は50 A°程度から数百 A°程度に設定される。 多量の水素で希釈したSiH。ガスを用いてグロー 放電すると得られる層はアモルファスシリコン層 中化微結晶シリコンが島状に点在した状態となり、 その粒径は一般的に50~100 A°程度である。 これを必要に応じて成長されると微結晶シリコン が順次増加し、全体が多結晶体に移行する。この TFTは保護膜70としてCVD法によりSi₃N. が3000 A°積層され、半導体層40がコートさ れる。この保護膜70は微結晶シリコン層の保護 のみならず半導体層40の裏の表面を空乏化し、 オフ状態のリーク電流を減少させ、TFTの特性

(7)

第 3 図は上述のTFTに於けるドレイン電流ーゲート電圧特性(V_{DS} = + 1 0 V)を示すものである。測定したTFTはソース電極 5 0 とドレイン電極 6 0 間の間隔に対応するチャネル長Lが 4 0 (重要) チャネル幅 W が 2 0 0 0 μ m のもので

を大きく向上させる。

上記実施例に於いて、Si,N.の比誘電率を6.4、Ta₂O₅の比誘電率を26.0とすれば、ゲート絶縁膜をSi₃N.のみで形成して本実施例と同等の電界効果を得るには1250 A°程度の厚さに屬設することが必要であるが、これではピンホールのために絶縁特性が劣化する。しかるに上記実施例の如くゲート絶縁膜をTa₂O₅ 膜とSi₃N.健変が構成した場合、Ta₂O₅ 膜にはピンホール等の発生がなく高い絶縁特性が得られる。またTa₂O₅ 膜上にSi₃N.健変が増することにより、微結晶シリコン層をグロー放電で形成する際にSi₃N.健 でで形成するとにより、微結晶シリコン層をグロー放電で形成するとにより、微結晶シリコン層をグロー放電で形成するとができる。

ゲート電極20はTaで構成されているが、 n チャンネル動作のTFTに於いては、A&等の場合と比較してTaの仕事関数が大きいのでピンチオフ重圧が正となり、ノーマル・オフのTFTが

ある。またソースドレイン間の電圧 V_{DS} は 10 V である。ゲート電圧が 0 $V \sim +5$ V の範囲において 3 桁以上、0 $V \sim +1$ 0 V の範囲において 5 桁のオン・オフ比(ドレイン電流比)が得られていることがわかる。

以上詳説した如く、本発明はゲート絶縁膜を陽極酸化膜とこの陽極酸化膜を微結晶シリコンのグロー放電形成時に保護する保護膜との複合絶縁膜で形成することにより信頼性の高いかつ特性の良好な微結晶シリコンのTFTを構成したものであり、その技術的意義は多大である。

4. 図面の簡単な説明

第1図は従来のTFTの基本的構成を示す断面 図である。

第2図は本発明の一実施例を示すTFTの基本 的構成図である。

第3図は第2図に示すTFTのドレイン電流対 ゲート電圧特性を示す説明図である。

10…ガラス基板、 20…ゲート電極、

30…第二の絶縁膜、 31…第2の絶縁膜、

(10)

40…半導体層、 50…ソース電極、 60…ドレイン電極。70…保護膜。

代理人 弁理士 福 士 愛 彦(他2名)

an

